This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

昭62-146018 ⑫ 公 開 特 許 公 報 (A)

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和62年(1987)6月30日

H 03 K 21/00

6749-5J

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

分周回路試験方法

②符 顧 昭60-288835

20世 願 昭60(1985)12月20日

70発 明 者 河西 萬智朗

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 関 人

日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人

弁理士 内 原

1. 発明の名称 分周回路武统方法

2 特許請求の範囲

被分尙の入力信号が印加される第1の分周回路 予局回路の出力信号とのうちどちらかを選択して 分周回路とを試験する分周回路試験方法において。 前記第1,第2の分周回路の試験中、前記制御信 号を少なくとも2回退移させ、前記切換回路を切 り拠えることを特徴とする分周回路試験万法。

3. 発明の辞細な説明

〔産菜上の利用分野〕

本発明は分詢回路試験方法に係り、特に LS1 化した分周回路の試験方法に関する。

〔従来の技術〕

が増すに従って、試験時間や試験用ブログラム等 が増加する。例えば、10ビットの分周回路であ れば、約千パターンのプログラムが必要であり、 20ビットあれば約百万パターンが必要となる。 このため従来のこの権の試験回路は、第2図の 様な回路構成をしていた。同図において、彼分間 と、入力信号11と分周回路1の出力信号13と <u> 出力する切換回路の出力信号を入力とする第2の----か入力される切換回路20と、切換回路2-0の出</u> 刀信号16が入刀されるn分間の分周回路2とが 示されている。ととで、切換回路20は、二つの AND 回路3 . 4 と、OH 回路5 と、インバータ 6とから構成され、制御信号10により、入力信 号11と分周回路1の出刀信号13とのうちどち らかを選択して出刀信号16とする機能を有する。 出刀として、出刀信号13と、 n 分周の分周回路

分周回路を LSI 化して試験する場合、分周比

との分周回路1,2を試験する時には、テスト 信号10を"H"に固定し、クロック信号11を

2の出力信号17とがある。

を通って、信号16として分周回路2に入刀し、 m×n分周の分周回路を、m又はnのどちらか大 、* きい方の分周回路の試験糸件と同じ条件により試 敗できる。

しかし、テスト信号を"H"に固定して試験する ため、論理AND回路4及びインパータ6の動作 が確認できず、不良品混入の可能性が残るととも に、出刀信号13月の端子を余分に必要とする等 の欠点があった。

(発明が解決しようとする問題点)

本発明の目的は、前配欠点が解決され、試験の ためだけに使用する出力端子を省き、不良品健入 の可能性を低減するようにした分周回路試験方法 を提供することにある。

〔問題点を解決するための手段〕

本発明の構成は、被分周の入力信号が印加され る第1の分周回路と、制御信号により、前記入力 ほ号と前記期1の分周回路の出力信号とのうちど 55かを選択して出力する切映直路の出力信号を

nな自然数で、m≦nの関係にある。

・まず、テスト角制御信号10を"H"に保ち、ク ロック入力信号11を分周回路1とAND回路3 とに入刀する。制御信号10が"H"であるので、 入力信号11は切換回路20を通り、出力信号16 となって、分間回路2に入力する。

。このため、第1図(b)に示す区間Aにかいては、 タイミングで分周動作を行り。

- 次に、分周が〔m-2〕まで進んだ所で入力信 号11を"L"と設定すると、分周回路1の出力信 号13が切換回路20を通り、出力信号16とな って、分周回路2亿入力する。このため、第1四 (b)に示す区間Bにおいては、出力信号16は1ク ロック分ぬけた彼形となり、分周回路2では、と のため1クロック分遅れることになる。

次に、分間が川を数えた時に、入刀信号11を "H"にもどすと、クロックの入力信号11が出力 信号16となり、分時回路2亿入力する。 そこで、制価信号10を常に"H"に保っていれば

試験方法において、前記第1 , 第2の分別回路の 試験中、 即記制岡信号を少なくとも2回遺稿させ、 **旬配切換回路を切り換えることを特徴とする。**

(要 焼 例)

次に本発明について図面を参照して詳細に説明

第 I 図(a) は 本発明の一実施例の分周回路試験方 法を示すブロック図、第1図(b)は第1図(a)の回路 の各型のタイムチャートである。

これらにおいて、被分周の入力信号11が入力さ れるm分周の分周回路lと、前記入力信号llま たな分周回路1の出力信号13が出力信号16と して出力される切換回路20と、この切換回路20 の出力信号16を入力とする n 分周の分周回路 2 とが示されている。切扱回路20は、二つのAND 回船3,4と、インパータ6と、UR回路5とか らなり、制御信号10により、前記2信号の切換 えが行われる。ことで、全体の出力としては、分 樹回路2の出力信号17のみでもる。また。m.

立ち下がり17aのタイミングで皮形の差移が行 なわれるはすであるが、以上説明した万法にょる と、立ち下がり17 a'のタイミング、即5110口 ック分だけ遅れた設形で、放形の遅移が行われる。

ととで、分周回路1の動作が不良であれば、出 刀信号13の放形はタイムチャートとおり出す。 出力信号17のタイミングもずれることになる。 - 分周回路1及ひ2は同一のクロックにより、同一---とれてより、出力信号16を観測することなく、 分周回路しの観測が行える。

> また、制御信号10を切換で試験するため、切 換回路20の各回路の確認も行える。

尚本実施例では、分周回路を2つ、切換回路を1 つの場合について説明しているが、分周回路及び 切換回路が増加しても同様の効果を待られるのは **男かである。**

[発明の効果]


以上説明したように、本発明によれば、前段の 分周回路の出力が遊移する前後の数クロック分だ け、テスト信号を反伝することにより、余分な出 刀信号用テスト端子なしに、また切換回路の如作


4. 図面の簡単な説明


第1 図(a) は本発明の一異施例の分周回路試験方法を示すプロック図、第1 図(b) は第1 図(a) の回路の動作を示すタイムチャート、第2 図は従来の分周回路試験方法を示すプロック図である。

1,2……分周回路、3,4……AND 回路、5……O H 回路、6……インバータ、10……テスト用制御信号、11……クロック入刀信号、13.17……分周回路出刀信号、20……切換回路。

代理人 弁理士 內 原 皆(







第2図